【ITBEAR科技资讯】4月28日音讯，台积电在近来于北美举行的技能研讨会上发布了一项重大进展，他们正在活跃研制CoWoS封装技能的全新版别。这一新版别的技能将使得体系级封装(SiP)的尺度可以增大至本来的两倍以上，完成120
据台积电官方提醒，新一代CoWoS封装技能将选用一种立异的硅中介层规划，其尺度到达了光掩模(也被称为Photomask或Reticle，面积大约为858平方毫米)的3.3倍。这一规划不仅能封装逻辑电路，还能集成8个HBM3/HBM3E内存仓库、I/O接口以及其他芯粒(Chiplets)，总面积最高可到达2831平方毫米，而基板的最大尺度则为80x80毫米。有音讯称，AMD的Instinct MI300X以及Nvidia的B200都渐渐的开端选用这一先进技能。
台积电现已拟定了清晰的研制道路年开端投产下一代名为CoWoS_L的技能，其硅中介层尺度将逐渐扩展，到达光掩模的5.5倍。新一代技能将能封装更多的逻辑电路、12个HBM3/HBM3E内存仓库、I/O接口以及其他芯粒，总面积有望提升到4719平方毫米。
台积电的研制方案并未停步于此。他们已在为2027年做好了布局，方案进一步推进CoWoS封装技能，方针是让硅中介层尺度到达光掩模的8倍以上，供给高达6864平方毫米的封装空间。这将能封装4个堆叠式集成体系芯片(SoIC)，以及12个HBM4内存仓库和额定的I/O芯片。这样的封装密度和功能，无疑将推进半导体职业的技能发展迈向新的高度。
